Haladás a lineáris áramellátásban LDO kutatásban
A közelmúltban Mingxin professzor kutatócsoportja a Kínai Electronic Science és Technológiai Egyetem Integrált Körzeti Tudományos és Engineering School Power Integration Technology Laboratóriumából, az IEEE Solid State Circuit Journal alacsony teljesítményű gyors tranziens technológiájának áttörési kutatási eredményét tett közzé az alacsony teljesítményű gyors átmeneti technológián.
Ez a technológia jelentősen javíthatja az okostelefonok és a drónok nagysebességű fotózási teljesítményét. Elfogadja az előrehaladott terhelési áram helyreállítását és az aktív bilincs-vezérlő architektúrát, statikus energiafogyasztással csak 8,2 μ A. Ezzel egyidejűleg képes kezelni a magas és alacsony frekvenciaterhelésű átmeneti változásokat, tömörítheti az LDO átmeneti minőségi tényezőt 41PS-re, és első alkalommal eléri a leggyorsabb magas frekvenciájú terhelés-ugrási képességet a nagy jelenlegi LDO iparban.
A mobil eszközök általában egy pont-pontos tápegység-architektúrát fogadnak el, amely lítium akkumulátor-kaszkadallagú több Buck-konverterből és LDO-kból áll. A BUB-t a nagy hatékonyságú feszültségcsökkentéshez használják, míg az LDO a Buck kimeneti hullámzási feszültségét stabil tápegységgé alakítja. Az LDO-tervezés előtt álló legfontosabb kihívás az, hogy olyan alkalmazásokhoz, mint például az alacsony bemeneti feszültséggel rendelkező flash memória és a nagy terhelési áram, az LDO-k általában N-típusú teljesítmény-tranzisztorokat használnak a chip területének csökkentésére és a tranziens teljesítmény optimalizálására. Az NMOS-LDO egyedi meghajtó holt zóna kérdése miatt a nagyfrekvenciás terhelésű tranziensek jelentősen romlanak átmeneti teljesítményt; Ugyanakkor az LDO statikus energiafogyasztását minimalizálni kell az akkumulátor élettartamának meghosszabbítása érdekében, ám az alacsony energiafogyasztás elérése romlik az LDO kulcsfontosságú teljesítményét, például a tranziens és az energiaszuppressziós arányt.
A fenti kihívások alapján a kutatócsoport statikus áram -visszanyerést és közel nulla vezetési holt zóna LDO vezérlési architektúrát tervezett, és új puffer -architektúrát javasolt a transzkonduktúra fokozott MOS -hoz. Miközben hatékonyan vezetik az energiatranzisztor kapu kapacitását, a statikus energiafogyasztást a terhelés teljesen visszanyeri; Az aktív bilincs áramkört arra használják, hogy a hibaerősítő kimeneti feszültségének alsó határát gyorsan és pontosan rögzítsük, amikor a kimeneti feszültség túllép, és az LDO meghajtó holt zónáját nulla állapotra csökkenti.
A fenti technológia segítségével az LDO-t úgy tervezték, hogy 41PS minőségi tényezőt érjen el, mindössze 8,2 μ A fogyasztás mellett, míg a kimeneti feszültség ingadozása a magas frekvenciájú tranziensek során csak 40% -kal növekedett az alacsony frekvenciájú tranziensekhez képest. A nemzetközi fejlett kutatási szinttel összehasonlítva jelentős előnyei vannak a nagysebességű és az alacsony teljesítményű válaszban.
